DATA PROCESSOR

Patent number:

JP2252025

Publication date:

1990-10-09

Inventor:

Applicant:

HASEGAWA ATSUSHI; YOSHIOKA SHINICHI; NARITA

SUSUMU

HITACHI LTD;; HITACHI MICROCUMPUTER ENG

Classification:

- international:

G06F9/32


- european:

Application number: JP19890070657 19890324 Priority number(s): JP19890070657 19890324

Report a data error here

Abstract of JP2252025

PURPOSE:To miniaturize a decoding part for executing an instruction while dividing the instruction and partially interpreting the divided instruction by providing the data processor with an instruction decoder for returning the interpreted result of an instruction to an input and interpreting the residual information of the instruction. CONSTITUTION:A microinstruction inputted through an I/O interface of a microprocessor 1 is fetched by an instruction register 15 in an instruction control part 4, interpreted by the instruction decoder 16 and applied to a microaddress controller 12 through the 1st and 2nd registers 17, 18 and the holding information of the register 18 is returned to the input of the decoder 16. Then, the information to be successively interpreted is modified based upon the returned information. Thereby, the instruction decoder 16 can be used in common for the interpretation of two elements at least in an instruction consisting of plural elements respectively including the information to be interpreted, so that the decoding part for executing the instruction while dividing the instruction and partially interpreting the divided instruction can be miniaturized.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK

19日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-252025

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)10月9日

G 06 F 9/32

350 A

7361-5B

審査請求 未請求 請求項の数 6 (全9頁)

会発明の名称 データ処理装置

> **204** 頭 平1-70657

> > 進

@出 願 平1(1989)3月24日

@発 明 者 長 谷 Ш 淳

東京都小平市上水本町5丁目22番1号 日立マイクロコン

ピユータエンジニアリング株式会社内

個発 明 者 岡 吉 真

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

個発 明者 成 **H** 東京都国分寺市東恋ケ窪1丁目480番地 株式会社日立製

作所中央研究所内

の出 願 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁目 6 番地

の出 願 人 日立マイクロコンピュ

東京都小平市上水本町5丁目22番1号

ータエンジニアリング

株式会社

個代 理 人 弁理士 小川 勝男 外1名

1. 発明の名称

データ処理装置

- 2. 特許請求の範囲
 - 1. 命令を複数回に分けて部分的に解釈しながら その命令を実行するデータ処理装置であって、 命令の解釈結果の一部又は全部を入力に戻し、 その戻された情報に基づいて、当該命令の疫り の情報に対する解釈に修飾を与える命令デコー ダを備えたデータ処理装置。
- 2. 上記命令デコーダの入力に戻すべき情報を保 持すると共に、命令デコーダに新たな情報が入 力されるタイミングに同期してその保持情報を 命令デコーダの入力に戻すレジスタを設けた諺 求項1記載のデータ処理装置。
- 3. 上記命令デコーダは、単数もしくは複数の要 兼から成る可変長の命令を要素単位で解釈し、 入力に戻される解釈結果に基づいて、解釈すべ き情報が可変長命令の館何番目の要素かを判定 し、この判定結果に応じて情報の解収論理が可

変にされて成るものである請求項1又は2記載 のデータ処理装置。

- 4.上記命令デコーダは、オペランドのアドレシ ングモードを示す情報の解釈結果を入力に戻し、 戻されたその情報と当該命令の残りの情報の解 釈結果に基づいて不当命令の検出を可能にされ て成るものである請求項1又は2記載のデータ 外现装置,
- 5。上配命令デコーダは、入力に戻される解釈結 果に基づいて、解釈すべき情報を含む領域に対 する意味付けを変えて当該解釈を行うようにさ れて成る請求項1又は2記載のデータ処理装置。
- 6. 上記命令デコーダは、オペレーションコード によって指定される処理の詳細を示すための情 報の解釈結果を入力に戻して当該命令に含まれ る別のオペレーションコードの解釈を修飾可能 にされて成るものである請求項1又は2記載の データ処理装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、命令を複数回に分けて部分的に解釈しながらその命令を実行するデータ処理技術、さらには命令の一部が当該命令の他の部分の解釈に影響を与える命令体系に適用可能なデータ処理装置に開始、例えば可変長命令の解釈に適用して有効な技術に関するものである。

(從來技術)

データ処理の高機能化のために、可変長命令を 処理するアーキテクチャを有するプロセッサは、例えば1ワードの命令を る。斯るプロセッサは、例えば1ワードの命令れたの ほかに2ワードの以上の命令を繋功可能にココに いる。このような命令を解釈するためのデコード がは、例えば米国特許第4241397号にを がは、例えば米国特許の1ワードを おれているように、命令の先頭の1ワードを と、これに続く の第記により修飾して解釈を与えるための 数もしくは複数の別のデコーダを有している。

(発明が解決しようとする課題)

しかしながら、可変及命令のような命令を複数 回に分けて部分的に解釈するためのデコード部を

まう.

本発明の目的は、命令を複数回に分けて部分的 に解釈しながらその命令を実行させるためのデコ ード部を小型化することにある。

(課題を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、命令を複数回に分けて部分的に解釈しながらその命令を実行するデータ処理装置の命令デコード部に、命令の解釈結果の一部又は全部を入力に戻し、その戻された情報に基づいて、当該命令の残りの情報に対する解釈に修飾を与える命令デコーダを含めるものである。

命令の解釈結果を命令デコーダの入力に戻す制御を、命令フェッチのための制御手順に整合させるには、命令デコーダに新たな情報が入力されるタイミングに同期して保持情報を命令デコーダの入力に与えるレジスタを設けることが望ましい。

デコーダの入力に戻される情報は命令長や命令 の観型を示すような情報などの解釈結果とするこ 複数個の個別的なデコーダによって機成すると、 命令の解釈上共道論理があっても、デコーダのハ ードウェアを一速の命令の解釈に共通利用するこ とができない。また、ヒューズによってプログラ ムされるようなアンド面やオア面を主体にして成 るPLA(プログラマブル・ロジック・アレイ) や、不揮発性記憶森子に対する書き込み/消去状 態に応じて所要の論理を構成するPAL(プログ ラマブル・ロジック・アレイ)で成るようなデコ ーダには、内部の所要ノードを拘束動作上望まし いレベルに予め強制するためのプリチャージ回路、 さらには、増大する回路規模や記憶容量によって 微小になる出力信号即ち命令の解釈結果を検出し、 これを増幅するためのセンスアンプ回路などの周 辺回路を設けて、デコーダによる命令の解釈を高 速化する傾向にあるため、従来のようにデコーダ を観別的に複数個設けた場合にはそのような周辺 回路も個別的に追加しなければならない。この結 果、命令を解釈するために複数個のデコーダを持 つデコード部ではチップの占有面積が増大してし

とができ、デコーダによる修飾のための論項はそ の情報の種類に応じて決定されている。例えば単 数もしくは複数の要素から成る可変長の命令を命 会デコーダが要素単位で解釈するとき、入力に戻 される解釈結果に基づいて、解釈すべき情報が可 変長命令の第何番目の要素かを判定し、この判定 結果に応じて情報の解釈論理を可変可能にデコー ダを構成することができる。また、オペランドの アドシレングモードを示す情報の解釈結果を入力 に戻して、不当命令の検出を行うような論理を採 用することができる。また、入力に戻される解釈 結果に基づいて、解釈すべき情報を含む領域に対 する遺味付けを変えて当該解釈を行うような論理 を採用することができる。さらに、オペレーショ ンコードによって指定される処理の詳細を示すた めの情報の解釈結果を入力に戻して当該命令に含 まれる別のオペレーションコードの解釈を修飾す るような論理を採用することもできる。

(作用)

上記した手段によれば、命令の解釈結果の一部



特開平2-252025(3)

又は全部を入力に戻し、その戻された情報に基づいて情報の解釈に修飾を与える命令デコーダは、解釈すべき情報を失々含む複数の要素から成る命令に対し、最低2つの要素の解釈に共通利用可能とされ、これにより、命令を複数回に分けて部分的に解釈しながらその命令を実行させるデコード部の小型化を連成するものである。

(夹 施 例)

第1 図には本発明の一実施例であるマイクロプロセッサのプロック図が示される。このマイクロプセッサ1は、特に制限されないが、公知の半導体集積回路製造技術によってシリコンのような1個の半導体基板に形成されている。

同図に示されるマイクロプロセッサ1は、特に 制限されないが、1パイト単位で1パイトから複 数パイトに耳る所要パイト数をもった可変長の命 令を入出力インタフェース2を介して外部から彼 み込む。読み込んだ命令は内部パス3から命令 御郎4に与えられて解釈され、その解釈結果に応 ずる制御信号が実行部5などに与えられることに

情報を受け取り、これをデコードすることによっ て、そのマクロ命令を実行するための一連のマイ クロ命令系列の先頭のマイクロ命令を読み出す。 マクロ命令に対応する一選のマイクロ命令系列の うち第2番目以降のマイクロ命令は、特に制限さ れないが、直前に読み出されたマイクロ命令のネ クストアドレスフィールドの情報がマイクロアド レスコントローラ12に供給されることによって 指示される。このようにしてマイクロアドレスコ ントローラ12からマイクロアドレスデコーダ1 1に順次アドレス情報が出力されて、マイクロR OM10がアクセスされると、順番にそのマイク ロROM10から読み出されるマイクロ命令がマ イクロ命令ラッチ13を介してマイクロ命令デコ ーダ14に与えられる。このマイクロ命令デコー ダ1.4は、これに供給されるマイクロ命令を解釈 して、実行部5などに対する各種制御信号を形成 する.

命令制御部4は、特に制限されないが、外部から読み込んだマクロ命令を命令レジスタ15にフ

より、当該実行部5がその命令を実行する。命令の実行に必要なオペランドは、特に制限されないが、内部パス3及び入出カインタフェース2を介して外部から取り込まれ、演算結果などは必要に応じて外部に出力される。

上記実行部5は、特に制限されないが、夫々図示しない。アドレス演算やデータ点残のための演算装置、データレジスタ、アドレスレジスタ、コントロールレジスタ、及びスタックポインタやプログラムカウンタのような各種ポインタレジスタなどを内蔵する。

命令制御部4は、特に制限されないが、マイクロROM (リード・オンリ・メモリ) 10を持つ。このマイクロROM10は、マイクロプロセッサ1の動作に必要な各種マイクロ命令の系列から成るマイクロプログラムを含み、マイクロアドレスデューダ11の出力によってアクセスされる。このマイクロアドレスデューダ11は、外部から読み込まれたマクロ命令の解釈結果に従ってマイクロアドレスコントローラ12が出力するアドレスコントローラ12が出力するアドレス

上記命令デコーダ11の入力に戻される情報は命令長や命令の累計などを示すような情報の解釈結果に応ずる情報であり、命令デコーダ16による上記修飾のための論理はその情報の種類に応じて決定されている。

例えば、命令デコーダ16は、第2レジスタ1



8から命令デコーダ16の入力に戻される前の解 駅結果に基づいて現在解釈すべき情報が可変及命 令の第何バイト目かを判定し、この判定結果に応 じて命令の解釈論理を可変可能に構成される。

この場合の命令デコード動作の一例を、第2回 (A) ~ (F) をも参照しながら説明する。例え ばマイクロプロセッサ1で処理可能な可変長命令 の形式を頻2図(A)~(F)に示される6種類 とする。第2図(A)に示される第1命令形式は オペランドを必要としない1パイト命令、第2回 (B) に示される第2命令形式はオペランドを必 要とする1パイト命令、第2図(C)に示される 第3命令形式は2パイト命令、第2図(D)に示 される第4命令形式は第3命令形式と異なる形式 の2パイト命令、第2関 (E) に示される第5 命 令形式は3パイト命令、第2図(F)に示される 第6命令形式は4パイト命令である。各命令形式 における先頭パイトの上位2ビットは、特に制限 されないが、命令形式指定フィールドIFF1で あり、命令のパイト数やオペランド利用の有無な どを示すコード情報が与えられ、第2パイトや第3パイトの最上位ピットも必要に応じて命令形式 指定フィールドIFF2,IFF3を構成してルド IFF1,IFF2,IFF3以外の傾域は一ルド IFF1,IFF2,IFF3以外の傾域はラフィールド ペレーションコード指定フィールド、オペラランのアドレシングモード指定フィールドのカアドレシングモード指定では、特に制度のアドレス相定であります。 そのパイトごとのフォーマットは、特に制度のよれないが、先頭パイト目には第1フォーマット所の選択イトを対象の対象の対象のが、発展の対象のが、発展の対象のが、発展の対象の対象の対象を表現である。

第2図に示される形式の可変長命令を解釈する 命令デコーダ16は、命令形式指定フィールドI F1の解釈結果、前の解釈結果に修飾された命令 形式指定フィールドIF2の解釈結果、前の解釈 結果に修飾された命令形式指定フィールドIF3 の解釈結果を顧次第2レジスタ18を介して入力 に帰還させる。第2レジスタに与えられる解釈結

泉は、特に制限されないが、000,001,0 10.100.111の5通りとされ、その00 0 は次に命令レジスタ15から与えられる情報が 命令の先頭バイトであることを意味し、各命令形 式の最後をデコードすることによって与えられる。 001は2パイト命令の最後が第1フォーマット FORM1であることを意味し、 第3 命令の形式 の先頭パイトをデコードすることによって与えら れる。010は第2パイト目が第2フォーマット FORM 2 であることを意味し、第4,5,6命 合形式の先賦パイトをデコードすることによって 与えられる。 100は第3パイト目が第2フォー マットFORM2であることを意味し、第5,6 命令形式の第2パイト目をデコードすることによ って与えられる。111は4パイト命令の最後が 第1フォーマットFORM1であることを意味し、 第6命令形式の第3パイト目をデコードすること によって与えられる。第2レジスタ18から命令 デコーダ16の入力に帰還される上記3ピットの 竹報は次に命令レジスタ15から与えられる1パ

イトの情報と共にデコードされ、これによって当該1パイトの情報がどの命令形式の第何パイト目であるかの判定に供され、この判定結果に基づいて当該1パイトの情報が修飾されて当該情報フォーマットに応ずる解釈結果を得る。それと共に、第2レジスタ18には新たに解釈された情報が与えられる。尚、第2レジスタ18はマイクロプロセッサ1のリセット時にはその保持情報が上記00にリセットされる。

このように命令デコーダ16は、可変長の命令をバイト単位で解釈するとき、入力に戻される解釈結果に基づいて、解釈すべき情報がどの命令形式の第何パイト目であるかを判定して、命令の解釈論理を実質的に可変可能にするから、そのデコーダ16を1つ用いるだけで可変長命令の解釈に対処することができる。

次にオペランドのアドレシングモードを示す情報の解釈結果を入力に戻して、不当命令の検出を行うような論理を命令デコーダ16に採用する場合について第3回をも参照しながら説明する。



ここで、2つのオペランドを用いるコンペア命令と加算命令とを比較すると、前者は第1 オペランドと第2オペランドの大小関係を加算器などによる減算処理で比較し、その比較結果はフラグや制御ビットとして所要の回路に与えられるが、後

このようにオペランドのアドシレングモードを示す情報の解釈結果を入力に戻して、不当命令の検出を行うような論理を命令デコーダ16に採用することにより、この命令デコーダ16を1つ用いるだけで、命令を複数回に分けて部分的に解釈しながらその命令を実行させていく場合における不当命令の検出にも対処することができる。

次に第2レジスタ18から入力に戻される前野解釈結果に基づいて、解釈すべき情報を含む領域に対する意味付けを変えてその解釈を行うような論理を命令デコーダ16に採用する場合について第4回をも参照しながら説明する。

複数パイトを含んで成る命令のパイト単位の基本フォーマットは第4図(A)のように構成されるとき、第2番目以降の命令パイトは第4図(B)に示されるフォーマットも採り得るものとする。このとき、第4図(A)に示される基本フォーマットは、特に制限されないが、フォーマット指定フィールドFRM及びオペレーションドが格納されて、オペランドが格納され

者の場合には、第1オペランドと第2オペランド を加算し、その結果を第1オペランドの格納場所 に書き込む処理が行われる。したがって、加算命 合において第1オペランドがイミディエートデー タによって与えられる場合にはその加算結果を格 納する領域がないことになる。この説明では、そ のような命令を不当命令として検出するため、第 1オペランドを加算器に与える命令パイトのアド レシングモードに対する解釈結果を第2レジスタ 18に保持させ、第2オペランドを指定すると共 にその第2オペランドと第1オペランドを用いる 加算処理を指定するための命令パイトの解釈に際 してその第2レジスタ18の保持情報を命令デコ ーダ16に戻し、当該命令が加算処理である場合 に第2レジスタ18から帰還された情報がイミデ イエート指定に応ずる情報であるときは、命令デ コーダ16は、その命令が不当であることを判定 し、当該命令の解釈結果に修飾を与えてマイクロ フローを例外処理に分岐させるための情報を出力 する.

るレジスタを指定するためのレジスタ指定フィー ルドOR、オペランドサイズ指定フィールドSZ、 及びオペランドのアドレシングモード指定フィー ルドAMが設けられ、その後にオペランドのメモ リアドレスやオペランドとされるイミディエート データが指定される実効フィールドEFが設けら れた構成にされている。これに対し第4回(B) に示されるフォーマットは、第4図(A)のフォ ーマットにおけるレジスタ指定フィールドORが オペレーションコード指定フィールドOPの一部 に成っている。フォーマット指定フィールドFR Mには次に解釈されるべき命令パイトのフォーマ ット形式を指定する情話が含まれている。この説 明では、命令デコーダ16はそのフォーマット指 定フィールドFRMの解釈結果を第2レジスタ1 8を介して入力に受け、この帰還された情報に従 って、第2番目以降の命令パイトのフォーマット が第4図の(A)又は(B)に示される何れのフ オーマットであるかを判定し、この判定結果に従 って、当該命令パイトの解釈に修飾を与える。

このようにフォーマット指定フィールドドRM に対する前野解釈結果に基づいて、命令パイトのフォーマットに対する意味付けを変更して解釈可能な論理を命令デコーダ16に採用することにより、この命令デコーダ16を1つ用いるだけで、1つの命令を構成する複数の命令パイトの相互に異なるフォーマットに対応して適切な解釈を与えることを実現する。

次に、1つの命令に含まれる複数の命令バイトの1つにオペレーションの種類を指定するオペレーションの種類を指定するオペレーションコードが含まれ、他の命令バイトにはそのオペレションの種類に対する詳細を指定するオペレーションコードが含まれる形式の命令を解釈する論理を命令デコーダ16に採用する場合について第5回をも参照しながら説明する。

例えば第5回に示される2バイト命令の先頭命令バイトBs及び最終命令バイトBeの夫々がオペレーションコード指定フィールドOPとオペランド指定フィールドODによって構成されるとき、先頭命令バイトBsのオペレーションコード指定

このようにオペレーションコードによって指定される処理の詳細を示すための情報の解釈結果を入力に戻して別のオペレーションコードの解釈を修飾するような論理を命令デコーダ16に採用することにより、この命令デコーダ16を1つ用いるだけで、1つの命令に演算の種類とその詳細な処理を指定するためのオペレーションコードが別々に含まれるような命令にも対処することができ

る.

上記実施例によれば以下の作用効果を得るものである。

(1)命令に関する前の解釈結果の一部を入力に 戻し、その戻された情報に基づいて、命令の解釈 に修飾を与える命令デコーダ16は、可変長の命 令をパイトのような単位毎に解釈するとき、入力 に戻される解釈結果に基づいて、解釈すべき情報 がどの命令形式の鄭何パイト目であるかを判定し て、命令の解釈論理を実質的に可変可能にするか ら、そのデコーダ16を1つ用いるだけで可変長 命令の解釈に対処することができる。

(2) オペランドのアドシレングモードを示す情報の解釈結果を入力に戻して、不当命令の検出を行うような論理を命令デコーダ16に採用することにより、この命令デコーダ16を1つ用いるだけで、命令を複数回に分けて部分的に解釈しながらその命令を実行させていく場合における不当命令の検出にも対処することができる。

(3) フォーマット指定フィールドFRMに対す

る先の解釈結果に基づいて、命令バイトのフォーマットに対する意味付けを変更して解釈可能な論理を命令デコーダ16に採用することにより、この命令デコーダ16を1つ用いるだけで、1つの命令を構成する複数の命令バイトの相互に異なるフォーマットに対応して適切な解釈を与えることができる。

(4) オペレーションコードによって指定される 処理の詳細を示すための情報の解釈結果を入力に 戻して別のオペレーションコードの解釈を修飾す るような論理を命令デコーダ16に採用すること により、この命令デコーダ16を1つ用いるだけ で、1つの命令に複算の種類とその詳細な処理を 指定するためのオペレーションコードが別々に含 まれるような命令にも対処することができる。

(5) 命令に関する前の解釈結果の一部を入力に 戻し、その戻された情報に基づいて、命令の解釈 に修飾を与える命令デコーダ16は、バイトを解 釈単位とするような複数パイトから成る命令に対 し、2パイト以上の解釈に共通利用可能とされ、

(6) 命令デコーダ16の入力に帰還させるべき 情報を保持すると共に、命令レジスタ15から命令デコーダ16に新たな情報が入力されるタイミングに同期してその保持情報を命令デコーダ16の入力に戻すようにマイクロプログラム制御された第2レジスタ18を設けることにより、命令の解釈結果を命令デコーダ16の入力に戻す制御を、命令レジスタ15に命令をフェッチするための制御手順に容易に整合させることができる。

以上本発明者によってなされた発明を実施例に

少なくとも命令を解釈してデータ処理を行う条件 のものに適用することができる。

〔発明の効果〕

本願において開示される発明の内代表的なもの によって得られる効果を簡単に説明すれば下記の 通りである。

すなわち、命令の解釈結果の一部又は全部を入 力に戻し、その戻された情報に基づいて、当該命 令に含まれる残りの情報の解釈に修飾を与える命 令デコーダを採用するから、命令を複数回に分け て部分的に解釈しながらその命令を実行させるデ コード部の小型化を違成することができるという 効果がある。

したがって、PLAやPALなどによって構成される命令デコーダの高速動作上プリチャージ回路やセンスアンプなどの周辺回路が必要になったも、また、データ処理の高機能化によって命令が複雑になったり命令の語数が多くなってデコード部による解釈論理が複雑化しても、デコード部によるチップ占有面積の増大を抑制することができ

基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更することができる。 : .

例えば上記実施例ではマイクロROMを利用する場合について説明したが、その部分をワイヤードロジック化してもよい。また、第2レジスタ 18の保持情報は専用的に命令デコーダの入力に戻すようにしてもよい。また、命令フォーマットで命令の題数は上記実施例に限定されず適宜変単位はパイトに限定されずワード又はロングワードなど適宜の単位にすることができる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である明となった場合について説明した場合について説明となるものではななった。本発明はそれに限定されるものではないとの問題というではインテリジェント化とができる。本発明は

るようになる。

また、命令デコーダに新たな情報が入力される タイミングに関切して保持情報を命令デコーダの 入力に与えるレジスタを設けることにより、命令 の解釈結果を命令デコーダの入力に戻す制御を命 令フェッチのための制御手順に容易に整合させる ことができる。

特開平2-252025(8)

4. 図面の簡単な説明

第1回は本発明の一実施例であマイクロプロセッサのブロック図。

第2図(A)~(F)は夫々可変長命令形式の 一例を示すフォーマット図。

類3 図は命令デコーダによる不当命令検出に適 用される命令の一例を示すフォーマット図。

第4図(A), (B) は夫々フォーマット指定フィールドを備えた命令の一例を示すフォーマット図、


第5 図は演算の種類とその詳細を別々に指定するためのオペレーションコード指定領域を有する命令の一例を示すフォーマット図である。

1 …マイクロプロセッサ、4 …命令制御部、5 …実効部、10 …マイクロROM、11 …マイクロアドレスデコーダ、12 …マイクロアドレスコントローラ、14 …マイクロ命令デコーダ、15 …命令レジスタ、16 …命令デコーダ、18 …第2レジスタ、1FF1、1FF2、1FF3 …命令形式指定フィールド、OP…オペレーションコ


ード指定フィールド、 S Z オペランドサイズ指定 フィールド、 A M…アドレシングモード指定フィ ールド、E F…実効フィールド、 F R M…フォー マット指定フィールド。

代理人 并理士 小 川






第 4 段



第 5 図




THIS PAGE BLANK MOST

特開平2-252025(9)

2 X IFFI (A) 601 【第1命令形式】 (B) OI (第2命令形式) IFFI FORM I (८) ि [第3命令形式] FORM2 IFFI (D) [ii] (第4命令形式) FORM2 IFF3 FORM2 IFF (E) [[1] 【第5命令形成】 IFF IFF2 FORM I IFF3 (F) [1] (MEGAPHELY) FORM2

FORM2

3 X



DOCKET NO: P2001,0304
SERIAL NO: 10 694,591
TALLUS LALLES LAL

LERNER AND GREENBERG PA. POLLYMGOD, FLORIDA 33022 THL (904) 925-1100